存儲器的工藝及技術發展

存儲(chu) 器工藝的發展

 第yi個(ge) 半導體(ti) 存儲(chu) 器是一種雙極型的靜態存儲(chu) 器，並且隻有16位，集成度非常低，所以不能體(ti) 現出它的優(you) 點。之後，MOSFET技術有了突破性的進展。由於(yu) MOS集成電路的集成密度大大優(you) 於(yu) 雙極型電路，並且有著自隔離等優(you) 點，因此，采用MOS工藝製作的半導體(ti) 存儲(chu) 器便成為(wei) 了當時主要的追求目標。之後，CMOS技術進入了成熟大發展階段，它的維持功耗低，電路結構簡單和可靠性好等，因此就很快的淘汰了NMOS存儲(chu) 器。

           在這期間主要的工藝進步就在於(yu) 細微加工技術的進步。起初是2至3微米，後期進步到0.6至0.8亞(ya) 微米工藝，再後來達到了0.2至0.3亞(ya) 微米工藝，而今已經達到了68nm的工藝。

 工藝的進步使半導體(ti) 存儲(chu) 器的集成度和不斷的提高，過去不少專(zhuan) 家預言集成電路達到1微米是極限，後來又預測0.5微米是極限。現在看來，這些預言在事實麵前都宣告了失敗。

存儲(chu) 器技術的發展

 隨機存儲(chu) 器的電路技術方麵也有著不少的突破和革新。由一開始的單元電路，變為(wei) 六管單元，然後變成四管、三管單元，其後成功開發了單管單元。因為(wei) 半導體(ti) 隨機存儲(chu) 器的主要追求目標是集成容量，也就是每片集成的單元數量。因此，單元電路用的管子越少越好。也就是說，單管單元是較好的單元電路。由於(yu) 采用單管單元會(hui) 帶來讀出信號小的問題，我們(men) 可以用靈敏的獨出放大器來解決(jue) 這一問題。

           近幾十年來金屬氧化物半導體(ti) （MOS)隨機存儲(chu) 器的發展速度很快，這種存儲(chu) 器的集成度以平均每年1.5倍的速度在增長。1971年美國Intel公司研製出的半導體(ti) 存儲(chu) 器件成功推向市場，得到了用戶的初步應用。它的存儲(chu) 芯片采用三管存儲(chu) 單元，利用“1”和“0”分別代表電平的高和低。由於(yu) 電容有漏電問題，因此，若想要保存信息則需要定期刷新，故稱之為(wei) 動態RAM（DRAM)。三管存儲(chu) 單元的出現，不僅(jin) 提高了存儲(chu) 單元陣列的集成度，同時將存儲(chu) 器的譯碼器、數據輸入輸出緩衝(chong) 電路和芯片控製電路也做在芯片上。

           在半導體(ti) 存儲(chu) 器市場中，靜態RAM（SRAM)也不斷地在發展，SRAM不需要像DRAM    一樣要定期刷新，它使用方便，而且速度也比較快，所以它適合稍小一些容器存儲(chu) 係統使用。SRAM與(yu) DRAM長期處於(yu) 共存狀態，MOSRAM的存儲(chu) 單元一般有4個(ge) MOS管和2個(ge) 負載電阻組成，因而芯片單元麵積較大，一般來說，在同一時期內(nei) SRAM的集成度約為(wei) DRAM的1/4。